Welcome-球速体育高速实时光纤图像传输系统的实现教程docx

　　高速实时光纤图像传输系统的实现 1引言 高速实时图像传输的可靠性，稳定性将直接影响到光电经纬仪图像处理的最终结果，是关系到整个经纬仪性能指标的重要因素之一。光电经纬仪的图像源来自高速ＣＣＤ相机，相机实时输出的高速图像数据均需通过标准的Ｃａｍｅｒａｌｉｎｋ并行接口输出，并且是在经纬仪工作情况下实时传输。传统的数据传输办法是通过电滑环的传输通道，但电滑环抗干扰性差，带宽低，特别是由于磨损导致使用寿命有限［１－６］而无法传输高速的Ｃａｍ－ｅｒａｌｉｎｋ标准图像数据，因此，处理系统只能置于机上。另外，标准的Ｃａｍｅｒａｌｉｎｋ并行接口线多，配线复杂，数据传输极易受外界工作环境的干扰，特别是在恶劣环境下，系统很难稳定、可靠的工作。 随着光纤技术的普遍推广，光纤滑环替代电导环成为必然趋势。目前，国际市场上已有商业用光纤图像传输系统，但该类产品仍具有局限性。 比如，美国ＴＨＩＮＫＬＯＧＩＣＡＬ公司的几款Ｃａｍ－ｅｒａｌｉｎｋ光纤产品，可以实现对Ｃａｍｅｒａｌｉｎｋ标准图像数据包括全配置型和基本型的相机的高速光 纤传输［１－６］，在机上（发送端）完成Ｃａｍｅｒａｌｉｎｋ并行接口至光纤接口的转换，在机下（接收端）则完成光纤接口至Ｃａｍｅｒａｌｉｎｋ并行接口的转换，但 用户在机下的接收端只能得到Ｃａｍｅｒａｌｉｎｋ并行接口数据，且其传输结构同样给用户造成配线工作量大，配线复杂，系统稳定性差等困难。若用户需要光纤接口数据，则另需花昂贵的费用购买协议，因此，有必要自主开发光纤图像传输协议。 近年来，高速串行传输互联技术的日益成熟，使得高速率、宽带宽、抗干扰性强的串行传输越来越受到设计者们的青睐；特别是 Ｘｉｌｉｎｘ公司的ＦＰＧＡ内 嵌 ＲｏｃｋｅｔＩＯＩＰ核 解 决 方 案，搭 建 了ＦＰＧＡ与光纤通信的桥梁，使得高速串行传输从板上芯片级间互联和板间互联向系统与系统间的高速串行互联成为现实。本设计根据工程项目背景需求，结合国内研究条件，实现了系统接口转换功能，并在此基础上提出了自??义的光纤图像传输协议，利用该协议，实现了图像传输系统与各个分系统的通信和整个系统的串行化传输，使得图像可在机下进行实时处理、显示和记录，减少了系统的配线工作量，提高了系统的抗电磁干扰性能，降低了开发成本。系统的应用测试结果表明，系统在高速传输运行状态下，图像传输稳定，且机上、机下相互之间通过光纤传输系统可靠通信，系统运行性能良好，满足系统的传输性能要求。 2系统总体设计 如图１所示，系统由发送端和接收端两部分组成，其中发送端完成图像从Ｃａｍｅｒａｌｉｎｋ输入至光纤输出的转换，接收端则完成图像从光纤输入至Ｃａｍｅｒａｌｉｎｋ输出的转换，发送端和接收端之间（即机上至机下）采用单模光纤传输。在发送 端，实时图像源来自于相机，图像输出接口均为标准的Ｃａｍｅｒａｌｉｎｋ接口输出。相机输出图像连接至Ｃａｍｅｒａｌｉｎｋ转光纤模块即发送端部分，由于经纬仪的转动，实时图像要经过光纤滑环（光导环）传输，将光纤图像送至机下。在接收端，实时图像经过光纤滑环（光导环）后，再把图像接入光纤转Ｃａｍｅｒａｌｉｎｋ接收模块，接收端输出的Ｃａｍ－ｅｒａｌｉｎｋ图像直接输出给记录系统，实现实时记录图像。同时，在接收端模块上，通过ＦＰＧＡ内部逻辑设计转发两路光纤图像传输通道，其中一路将实时图像发送到主控中心 ＣＰＣＩＥ（Ｃｏｍｐａｃｔ－ＰＣＩＥｘｐｒｅｓｓ）架构的交换板，由交换板经过主控中心的背板，分别将实时图像发送至系统板、处理板、以及电机伺服、系统后板等单元模块；另一路光纤传输通道将图像转发到显示系统，实现图像实时显示。此外主控中心发出的相机控制命令以及外同步时序，在接收端经过本地时钟采样后，把采样值打包，并沿光纤传输通道发送至发送端，在发送端（机上）将接收到的数据包解包为采样值，再根据采样值恢复为原始时序信号，由发送端（机上）的Ｃａｍｅｒａｌｉｎｋ接口送至相机，实现主控中心（机下）实时控制相机。 3系统硬件设计 3.1发送端硬件设计 发送端硬件原理框图如图２所示，相机的Ｃａｍｅｒａｌｉｎｋ接口有Ｂａｓｅ型、Ｍｅｄｉｕｍ型、Ｆｕｌｌ型三种配置，本设计使用的是 Ｂａｓｅ型配置相机，Ｆｕｌｌ型配置相机输入接口。由于Ｃａｍｅｒａｌｉｎｋ标准接口输入电平为ＬＶＤＳ，在硬件设计上，采用 图２发送端硬件原理框图 ＤＳ９０ＣＲ２８８Ａ芯片，完成ＬＶＤＳ电平至 ＴＴＬ电平转换；选择型号为 ＸＣ２ＶＰ２０ＦＧ６７６的ＦＰＧＡ作为主处理芯片，该ＦＰＧＡ单片最多集成了８个ＲＯＣＫＴＩＯ核，每 个 ＲＯＣＫＴＩＯ 通 道 可 提 供 从６００Ｍｂ／ｓ到３．１２５Ｇｂ／ｓ传输速度。ＰＲＯＭ 芯片选择ｘｃｆ３２ｐ作为程序存储芯片；选择高精度晶振ＪＦＶＮＹ－１００７－Ｘ０７５ＮＡＧＲＣ的２５．０００００ ＭＨｚ为时钟源，时钟芯片选择ＩＤＴ５Ｖ９８８５作为系统的主时钟，该时钟芯片可根据设计需要灵活配置输出时钟频率，本设计使用时钟频率为１２５ ＭＨｚ，在时钟芯片内部完成５倍频，时钟芯片输出为 １２５ＭＨｚ高精度时钟供给ＲＯＣＫＴＩＯ使用，Ｖｉｒ－ｔｅｘ－Ⅱ的ＲＯＣＫＴＩＯ内部将时钟２０倍频后得２．５Ｇｂ／ｓ的传输速度。采用 ＭＡＸ３２２５Ｅ为串口电平转换 芯 片。 光 模 块 采 用 ＯＰＴ０ＳＴＡＲ 公 司 的ＣＷＤＭ光模块ＳＦＰ－２．５Ｇ，波长为１４７０～１６１０ｎｍ，共８个通道。 3.2接收端硬件设计 接收端硬件原理框图如图３所示，接收端硬件结构和发送端相同，仅区别在接收端Ｃａｍｅｒａｌｉｎｋ的输出，采用ＤＳ９０ＣＲ２８７芯片，完成ＴＴＬ电平至Ｃａｍｅｒａｌｉｎｋ的ＬＶＤＳ电平转换。 4系统软件设计 4.1图像信息提取 由于 在 Ｃａｍｅｒａｌｉｎｋ并 行 数 据 中，Ｃａｍｅｒａｌｉｎｋ标准接口输入有２８位数据位和一位像素时钟位，以 及 相 机 控 制 信 号，ＣａｍｅｒａＣｏｎｔｒｏｌ１（ＣＣ１）、ＣａｍｅｒａＣｏｎｔｒｏｌ２（ＣＣ２）、ＣａｍｅｒａＣｏｎ－ｔｒｏｌ３（ＣＣ３）、ＣａｍｅｒａＣｏｎｔｒｏｌ４（ＣＣ４）。图像数据格式为当ＦＶ（高）有效，且ＬＶ（高）有效时，若带有的ＤＶ亦（ＤＶ高）有效时，此时图像数据才有效。因此需要在发送端将每一帧的起始（帧首标志），每一帧的结束（帧尾标志）提取出来，同样每一行的起始（行首标志），每一行的结束（行尾标志）提取出来。帧首提取方法是将其ＦＶ延迟一个时钟周期后逻辑取反，再将其逻辑取反信号和原ＦＶ逻辑相与得到帧首标志。同理，可得帧尾标志，行首标志，行尾标志。 (1)像素／行的统计，当每一行的开始，行首标志为１有效时统计值清零，当ＦＶ、ＬＶ都有效，且每一个像素时钟上升沿到来时才开始统计像素／行的值；行尾标志为１有效时提取出该行的像素／行的统计值。 (2)行／帧统计，设计当每一行的像素统计值大于１６个像素时才认为该行是有效行，且每一个像素时钟上升沿到来时才开始统计行／帧值，当帧尾标志为１有效时提取出该帧的行／帧统计值。在每一帧的帧消隐期间，行／帧的统计值清零。 4.2图像帧协议设计 利用帧消隐期间添加自定义帧协议的附加信息，在自定义帧协议中，附加信息的添加是在图像数据写入 ＲＡＭ 时完成的，采用 ＦＰＧＡ 内部的ＲＡＭＢ１６＿Ｓ１８＿Ｓ１８ 作 为 缓 存，巧 妙 利 用 了ＲＡＭＢ１６＿Ｓ１８＿Ｓ１８的奇偶校验位即ｐａｒｉｔｙ位作为ＲｏｃｋｅｔＩＯ传输链路中的Ｋ字符指示。图像串行传输的位宽为１６ｂｉｔ（双字节），自定制的帧协议如图４所示，帧首过后延迟一个时钟周期，在下一个时钟上升沿时，开始添加行／帧统计值、像素／行统计值、以及用于协议自校验的帧编号；预留８Ｂｙｔｅ作为下一步扩展完善协议功能使用，紧接着就是图像的有效数据发送；最后，每一帧的结束位置添加帧尾标志。添加的帧首标志、帧尾标志用特殊字符和Ｋ字符指示来共同表示，特殊字符及Ｋ字符指示从８Ｂ／１０Ｂ编码字符表里选用，行／帧统计，像素／行统计、帧编号以及有效数据都将 Ｋ字符指示作为辅助标志，以便于传输通道链路的自检测，在接收端快速、可靠提取帧首、帧尾特殊标志字符。 4.3ＲｏｃｋｅｔＩＯ属性例化设计 基于自定制的帧传输协议，设计中 ＲｏｃｋｅｔＩＯ对时钟的精度要求非常 严 格。本设计 采 用ＩＤＴ＿５Ｖ９８８５时钟芯片输出的时钟作为 ＲｏｃｋｅｔＩＯ的参 考 时钟，ＲｏｃｋｅｔＩＯ 的 传 输 速 率 为２．５ 图４帧传输协议格式 Ｆｉｇ．４ＢｌｏｃｋｄｉａｇｒａｍｏｆｆｒａｍｅｐｒｏｔｏｃｏｌｆｏｒｍａｔＧｂ／ｓ，参考时钟为１２５ Ｍ

　　2、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。

　　3、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。

　　4、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

　　2025年内蒙古自治区（54所）马克思主义基本原理概论期末考试真题汇编.docx

　　原创力文档创建于2008年，本站为文档C2C交易模式，即用户上传的文档直接分享给其他用户（可下载、阅读），本站只是中间服务平台，本站所有文档下载所得的收益归上传人所有。原创力文档是网络服务平台方，若您的权利被侵害，请发链接和相关诉求至 电线) ，上传者